Il nitruro di gallio (GaN) è un argomento di grande interesse nell’industria dell’elettronica di potenza, in quanto consente la realizzazione di progetti come alimentatori certificati 80 Plus Titanium, caricabatterie integrati per veicoli elettrici (EV) con densità di potenza di 3,8 kW/L nonché stazioni di ricarica per EV. In molte applicazioni, il GaN sostituisce i tradizionali transistor MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) in silicio, grazie alla sua capacità di garantire una maggiore densità di potenza ed efficienza. Tuttavia, a causa delle sue proprietà elettriche e delle prestazioni che offre, progettare con il GaN presenta una serie di sfide diverse rispetto al silicio.
Esistono diversi tipi di transistor GaN FET con strutture di differenti: depletion mode (d-mode), enhancement mode (e-mode) e cascode, ognuno con i propri requisiti specifici per il driver di gate e il sistema. In questo articolo analizzerò le considerazioni più importanti per la progettazione con i diversi tipi di transistor FET con tecnologia GaN, al fine di migliorare la densità di potenza nei progetti. Inoltre, esaminerò come l’integrazione di funzioni come il driver di gate e la regolazione dell’alimentazione possa semplificare significativamente il design complessivo.
Anatomia di un transistor GaN FET
Ogni interruttore di potenza GaN deve essere abbinato a un gate driver appropriato, (in caso contrario, durante i test sul banco potreste assistere a un’esplosione con tanto di fumo!). I dispositivi GaN hanno gate particolarmente sensibili, poiché non sono MOSFET classici, ma transistor a mobilità elettronica elevata (HEMT). La sezione trasversale di un HEMT, mostrata nella Figura 1, appare simile a quella di un MOSFET; tuttavia, la corrente non scorre attraverso l’intero substrato o lo strato buffer, ma attraverso uno strato di gas elettronico bidimensionale.
Figura 1. Sezione trasversale della struttura laterale dei transistor GaN FET
Un controllo errato del gate in un GaN FET provocherà la rottura dello strato isolante, della barriera o di altri elementi strutturali; il dispositivo non solo fallirà in quella condizione, ma probabilmente subirà un danno permanente.
Questa sensibilità rende necessaria una revisione dei diversi tipi di dispositivi GaN e delle loro esigenze generali. Gli HEMT non hanno nemmeno la tradizionale struttura drogata dei FET, che forma giunzioni p-n e genera diodi interni. Questo significa che non ci sono diodi interni che possano rompersi o causare comportamenti indesiderati durante il funzionamento, come il recupero inverso.
Considerazioni sui driver di gate e sulla polarizzazione
I GaN FET in modalità di arricchimento (e-mode) sono molto simili ai FET in silicio e-mode, con cui potreste avere già esperienza. Una tensione positiva compresa tra 1,5 V e 1,8 V inizia ad attivare il FET, con la maggior parte delle condizioni operative specificate per una soglia del gate di 6 V. Tuttavia, la maggior parte dei dispositivi GaN e-mode ha una soglia massima del gate di 7 V, che, se superata, può causare danni permanenti.
Poiché i gate driver tradizionali in silicio potrebbero non offrire una regolazione adeguata della tensione o non gestire l’elevata immunità ai transitori di modo comune in un design basato su GaN, molti progettisti scelgono gate driver come l’LMG1210-Q1, progettato specificamente da Texas Instruments per l’uso con i FET GaN. Questo dispositivo offre una tensione di gate di 5 V, indipendentemente dalla tensione di alimentazione. I gate driver tradizionali richiederebbero una regolazione molto stretta dell’alimentazione di polarizzazione per evitare di stressare eccessivamente il FET GaN.
Un FET GaN a cascode, mostrato nella Figura 2, rappresenta un compromesso per semplificare l’uso rispetto ai FET GaN e-mode.
Figura 2. Raffigurazione di FET GaN e-mode e cascode d-mode
Il FET GaN è un dispositivo in depletion-mode (d-mode), il che significa che è normalmente acceso e richiede una soglia negativa del gate per spegnersi. Questo rappresenta un problema per un interruttore di potenza, per cui la maggior parte dei produttori aggiunge un FET in silicio da 30 V in serie con il FET GaN, offrendolo in una unica soluzione. Il gate del FET GaN si collega alla sorgente del FET in silicio, e gli impulsi di attivazione e disattivazione del gate vengono applicati al gate del FET in silicio.
Il principale vantaggio di questo approccio è che i tradizionali gate driver isolati, come l’UCC5350-Q1 di Texas Instruments possono pilotare il FET in silicio, eliminando molte preoccupazioni relative al gate driver e all’alimentazione di polarizzazione. Tuttavia, gli svantaggi principali dei FET GaN a cascode sono:
– Una maggiore capacità di uscita del FET.
– Suscettibilità al recupero inverso a causa della presenza di un diodo interno.
La capacità di uscita del FET in silicio si somma a quella del FET GaN, aumentando del 20% le perdite di commutazione rispetto ad altre soluzioni GaN. Inoltre, durante la conduzione inversa, il diodo interno del FET in silicio conduce corrente e subisce un recupero inverso quando la polarità della tensione si inverte.
I FET GaN a cascode operano con velocità di salita di 70 V/ns (rispetto ai 150 V/ns di altre soluzioni GaN) per prevenire il breakdown a valanga del FET in silicio, aumentando così le perdite di overlap di commutazione. Sebbene siano più semplici da progettare, limitano le prestazioni ottenibili.
L’integrazione come soluzione più semplice
L’integrazione di un gate driver con regolazione dell’alimentazione di polarizzazione e un FET GaN d-mode risolve molte delle sfide progettuali dei FET GaN e-mode e cascode. Ad esempio, l’LMG3522R030-Q1, un dispositivo GaN da 650 V e 30 mΩ, integra un gate driver e funzioni di gestione dell’alimentazione che migliorano la densità di potenza e l’efficienza, riducendo al contempo rischi ed esigenze ingegneristiche.
Poiché il FET GaN è d-mode, un FET in silicio integrato in serie con il FET GaN funge da interruttore normalmente spento durante l’accensione. Tuttavia, la grande differenza rispetto ai FET GaN a cascode è che il gate driver integrato può pilotare direttamente il gate del FET GaN, mentre il FET in silicio agisce come interruttore abilitante. Questo approccio, noto come direct drive, elimina i principali problemi dei FET GaN a cascode, come la maggiore capacità di uscita, la suscettibilità al recupero inverso e il breakdown a valanga del FET in silicio.
Il gate driver integrato nell’LMG3522R030-Q1 consente perdite di overlap di commutazione molto basse, permettendo al FET GaN di operare a frequenze di commutazione fino a 2,2 MHz ed eliminando il rischio di abbinare un FET GaN con un gate driver inadeguato.
Figura 3. Configurazione semplificata a mezzo ponte GaN utilizzando il driver UCC25800-Q1 e due FET GaN LMG3522R030-Q1.
Il driver integrato riduce la dimensione della soluzione, consentendo un sistema ad alta densità di potenza. L’integrazione di un convertitore buck-boost consente inoltre all’LMG3522R030-Q1 di operare con un’alimentazione non regolata da 9 V a 18 V, riducendo significativamente i requisiti di polarizzazione.
Per una soluzione compatta e a basso costo, è possibile combinare l’LMG3522R030-Q1 con un driver a trasformatore a bassissima interferenza elettromagnetica, come l’UCC25800-Q1, che utilizza un controllo induttore-induttore-condensatore ad anello aperto con avvolgimenti secondari multipli. In alternativa, un modulo DC/DC altamente integrato come l’UCC14240-Q1 può fornire alimentazione locale, offrendo un design a basso profilo e un ingombro ridotto.
Conclusione
Con il gate driver e l’alimentazione di polarizzazione adeguati, i dispositivi GaN possono offrire benefici a livello di sistema, come velocità di commutazione di 150 V/ns, riduzione delle perdite di commutazione e dimensioni ridotte delle componenti magnetiche per sistemi ad alta potenza in applicazioni industriali e automobilistiche. Le soluzioni integrate GaN semplificano molte sfide a livello di dispositivo, consentendoti di concentrarti sull’intero sistema.
Ulteriori risorse
White paper:
- “Optimizing GaN Performance With an Integrated Driver.”
- “Direct Drive Configuration for GaN Devices.”
- “Understanding the Trade-Offs and Technologies to Increase Power Density”.
Progetti di riferimento:
- 3.6-kW single-phase totem-pole bridgeless PFC reference design with a > 180-W/in³ power density
- 6.6-kW three-phase, three-level ANPC inverter/PFC bidirectional power stage reference design
Alex Zahabizadeh è Project Manager – GaN presso Texas Instruments.
