Realizzato utilizzando un processo a 22 nm, il chip di test dell’unità a microcontrollore (MCU) include un array di celle di memoria MRAM embedded da 10,8 megabit (Mbit).
Renesas Electronics ha annunciato di aver sviluppato una memoria magnetoresistiva ad accesso casuale di tipo STT-MRAM per operazioni di lettura e scrittura ultra veloci. Realizzato utilizzando un processo a 22 nm, il chip di test dell’unità a microcontrollore (MCU) include un array di celle di memoria MRAM embedded da 10,8 megabit (Mbit) con una frequenza di accesso in lettura casuale di oltre 200 MHz e una velocità di scrittura di 10,4 megabyte al secondo (MB/s).
Renesas ha presentato questi risultati il 20 febbraio alla International Solid-StateCircuits Conference2024 (ISSCC 2024) di San Francisco.
Con il continuo progresso delle tecnologie IoT e AI, si prevede che i microcontrollori utilizzati nei dispositivi endpoint forniranno prestazioni più elevate che mai. Le frequenze di clock della CPU degli MCU ad alte prestazioni sono dell’ordine di centinaia di MHz; per ridurre al minimo il divario tra le frequenze di clock della CPU e quelle della memoria, quindi per ottenere prestazioni maggiori, è necessario aumentare le velocità di lettura della memoria embedded non volatile.
La MRAM ha un margine di lettura più piccolo rispetto alle memorie flash utilizzata negli MCU convenzionali, rendendo più difficili le operazioni di lettura ad alta velocità. D’altro canto, per quanto riguarda le prestazioni di scrittura, la MRAM è più veloce della memoria flash perché non richiede alcuna operazione di cancellazione prima di eseguire le operazioni di scrittura. Tuttavia, ridurre i tempi di scrittura è auspicabile non solo per l’uso quotidiano, ma anche per ridurre i costi di scrittura nei processi di test e di scrittura di codici di controllo da parte dei produttori di prodotti finali.
Per affrontare queste sfide, Renesas ha sviluppato le seguenti nuove tecnologie in grado di ottenere operazioni di lettura e scrittura più veloci nella MRAM.
1 – Tecnologia di lettura rapida
La lettura della MRAM viene generalmente eseguita da un amplificatore differenziale (amplificatore di rilevamento) per determinare quale tra la corrente della cella di memoria o la corrente di riferimento è maggiore. Tuttavia, poiché la differenza nelle correnti delle celle di memoria tra gli stati 0 e 1 (la finestra di lettura) è inferiore per la MRAM che per la memoria flash, la corrente di riferimento deve essere posizionata esattamente al centro della finestra di lettura per una lettura più rapida.
La tecnologia appena sviluppata introduce due meccanismi. Il primo allinea la corrente di riferimento al centro della finestra in base all’effettiva distribuzione della corrente delle celle di memoria per ciascun chip misurata durante il processo di test. L’altro meccanismo riduce l’offset dell’amplificatore di rilevamento. Con queste regolazioni si ottiene una velocità di lettura più elevata.
Inoltre, nelle configurazioni convenzionali, è presente una grande capacità parassita nei circuiti utilizzati per controllare la tensione della bitline in modo che non salga troppo durante le operazioni di lettura. Ciò rallenta il processo di lettura, quindi in questo circuito viene introdotto uno schema di connessione Cascode per ridurre la capacità parassita e accelerare la lettura.
Grazie a questi progressi, Renesas può raggiungere il tempo di accesso in lettura casuale più veloce al mondo pari a 4,2 ns. Anche considerando il tempo di setup del circuito di interfaccia che riceve i dati di uscita della MRAM, è possibile realizzare l’operazione di lettura casuale a frequenze superiori a 200 MHz.
2 – Tecnologia di scrittura veloce
Per l’operazione di scrittura, le tecnologie di scrittura ad alta velocità per STT-MRAM embedded annunciate nel dicembre 2021 hanno migliorato la velocità di scrittura applicando prima la tensione di scrittura simultaneamente a tutti i bit in un’unità di scrittura utilizzando una tensione di scrittura relativamente bassa generata dalla tensione esterna (alimentazione IO) del chip MCU attraverso un circuito step-down, quindi utilizzava una tensione di scrittura più elevata solo per i pochi bit rimanenti che non potevano essere scritti.
Questa volta Renesas tiene conto del fatto che, poiché le condizioni di alimentazione utilizzate nei processi di test e dai produttori di prodotti finali sono stabili, il limite di tensione inferiore della tensione esterna può essere allentato. Pertanto, impostando la tensione di riduzione maggiore dalla tensione esterna da applicare a tutti i bit nella prima fase, il throughput di scrittura può essere migliorato di 1,8 volte.
Combinando le nuove tecnologie di cui sopra, è stato fabbricato un prototipo di chip MCU di test con un array di celle di memoria MRAM da 10,8 Mbit utilizzando un processo MRAM a 22 nm. La valutazione del prototipo ha confermato che ha raggiunto una frequenza di accesso in lettura casuale di oltre 200 MHz e un throughput di scrittura di 10,4 MB/s ad una temperatura di giunzione massima di 125°C.
Il chip di test contiene anche 0,3 Mbit di OTP che utilizza la rottura della cella di memoria MRAM per prevenire la falsificazione dei dati. Questa memoria può essere utilizzata per archiviare informazioni di sicurezza. La scrittura su OTP richiede una tensione maggiore rispetto alla scrittura su MRAM, rendendo più difficile l’esecuzione della scrittura sul campo, dove le tensioni di alimentazione sono spesso meno stabili. Tuttavia, sopprimendo la resistenza parassitaria all’interno della matrice di celle di memoria, questa nuova tecnologia rende possibile anche la scrittura sul campo.
Renesas continua a sviluppare tecnologie embedd MRAM da incorporare negli MCU (IEDM 2021, VLSI 2022). Queste nuove tecnologie hanno il potenziale per aumentare notevolmente la velocità di accesso alla memoria fino a oltre 200 MHz, consentendo MCU con prestazioni più elevate con MRAM embedded. Una velocità di scrittura più elevata contribuirà a una scrittura del codice più efficiente sui dispositivi endpoint. Renesas si impegna ad aumentare ulteriormente la capacità, la velocità e l’efficienza energetica della MRAM.
